Cadenceは第三四半期の業績電話会議で、人工知能が電子設計自動化ツールに統合されることで、チップ設計の効率が約20年前から25年前に比べて約千倍向上する見込みであると述べた。同社は同時に年間業績予想を再度上方修正した。
CadenceのCEOであるAnirudh Devganは、20年前にIBMとIntelがCPUを設計するために500人が5年間働く必要があったが、現在では約50人が6ヶ月で完了できるようになり、効率が約100倍向上していると指摘した。人工知能はこの基盤の上にさらに5倍から10倍の効率向上をもたらすと予測されている。
Cadenceはチップ設計の効率が大幅に向上すると予測
当日、Cadenceは半導体およびシステム設計向けのMaestro AIモデルシリーズを発表した。このシリーズはオープンウェイトモデルに基づき、Cadenceの設計ツールとデータを用いて後訓練を行い、設計タスクに応じて自社モデルと外部の最先端モデルの間で選択が可能である。Cadenceによれば、初期結果は、汎用基盤モデルと比較してMaestroが設計品質を最大30%向上させ、トークン使用効率を5倍にすることを示している。
CadenceはMaestroをChipStack、InnoStack、AuraStackなどのAI設計エージェントと組み合わせる計画である。Devganは、Samsungのファウンドリが第三四半期にInnoStackを採用し、プロセス移行と設計技術の協調最適化効率を向上させたと述べた。ルネサスのMCU開発チームはInnoStackを使用した結果、生産効率が34倍に向上した。また、MediaTekはChipStackを量産のデジタル検証プロセスに使用した結果、検証カバレッジが50%から70%向上し、エンジニアの作業量が元の半分から約70%に減少した。
Cadenceの第三四半期の収益は16.3331億ドルで、前年同期比22%の増加である。特別費用を除いた非GAAP営業利益率は44.1%、1株当たりの利益はUS$2.11（約HK$16）で、前年同期比9%の増加である。第三四半期末の受注残高は82億ドルに達し、歴史的な新高値を記録した。同社は年間収益予想を63.87億ドルから64.17億ドルに上方修正し、前年同期比の増加率を第二四半期の業績発表時の19%からさらに21%に上方修正した。